МІНІСТЕРСТВО ОСВІТИ І НАУКИ УКРАЇНИ

ОДЕСЬКИЙ НАЦІОНАЛЬНИЙ ПОЛІТЕХНІЧНИЙ УНІВЕРСИТЕТ

Контрольна робота

По предмету: “Програмне забезпечення спеціалізованих систем”

Варіант №1

Виконав:

студент групи ЗАМ-171 Борщов М. I.

Перевірив: Ступень П. В

Одеса 2022

# **Завдання**

1. Арифметико-логічний пристрій ЦПОС сімейства 21060 (sharс), команди АЛП.
2. Класифікація архітектур цифрових сигнальних процесорів та цикл виконання команди.
3. Записати у форматі Q15 число 0,63. Скласти програму з докладними коментарями для обчислення виразу y(i)=(2,3-y(i-1)-x(i))\*9,6

# **Рішення**

### **Арифметико-логічний пристрій ЦПОС сімейства 21060 (sharс), команди АЛП.**

Арифметико-логічний пристрій - це один з компонентів процесора, який необхідний для здійснення перетворень логічного і арифметичного типу, починаючи елементарними і закінчуючи складними виразами. Розрядність використовуваних операндів прийнято вважати довжиною слова, або розміром.

ADSP-2106x SHARC - Super Harvard Architecture Computer - це 32-бітний мікрокомп'ютер обробки сигналів, що пропонує високий рівень продуктивності DSP. ADSP-2106x побудований на ядрі ADSP-21000 DSP для формування повної системи-на-чипі, з доданим на чипі двопортовим SRAM і інтегрованим периферійним пристроєм вводу-виводу, підтримкою виділеної шини вводу-виводу.

Командами АЛП є:

* встановлення константи;
* інвертування;
* конкатенація даних;
* переміщення операндів між регістрами;
* додавання;
* збільшення (інкремент) чи зменшення (декремент) на одиницю (що є зручним для організації циклів);
* порозрядні (бітові) логічні (булеві) операції: кон'юнкція, диз'юнкція, виключна диз'юнкція тощо;
* логічні, арифметичні та циклічні зсуви або ротації вліво чи вправо

### **Класифікація архітектур цифрових сигнальних процесорів та цикл виконання команди.**

Сигнальні процесори (СП) - це пристрої, призначені для формування, перетворення і обробки сигналів інформаційних і зв'язкових систем і мереж в реальному часі. Головна їхня особливість - обробка великих масивів даних.

Основні вимоги, що пред'являються до СП:

* висока швидкість;
* висока продуктивність при реалізації алгоритмів з великим об'ємом обчислень в реальному часі.

Архітектура сигнальних процесорів, в порівнянні з мікропроцесорами настільних комп'ютерів, має деякі особливості:

- Гарвардська архітектура (поділ пам'яті команд і даних), як правило модифікована; Більшість сигнальних процесорів мають вбудовану оперативну пам'ять, з якої може здійснюватися вибірка декількох машинних слів одночасно.

- Деякі сигнальні процесори володіють одним або навіть декількома вбудованими постійними пристроями, що запам'ятовують з часто використовуваними подпрограммами, таблицями і т. п.

- Апаратне прискорення складних обчислювальних інструкцій, тобто швидке виконання операцій, характерних для цифрової обробки сигналів, наприклад, операція «множення з накопиченням» (MAC) (Y: = X + A ? B), яка зазвичай виконується за один такт.

- Цикли із заздалегідь відомою довжиною. Підтримка векторно-конвеєрної обробки за допомогою генераторів адресних послідовностей.

- Детермінована робота з відомими часом виконання команд, що дозволяє виконувати планування роботи в реальному часі.

- Порівняно невелика довжина конвеєра, так що незаплановані умовні переходи можуть займати менший час, ніж в універсальних процесорах.

- Екзотичний набір регістрів і інструкцій, часто складних для компіляторів.

- У порівнянні з мікроконтролерами, обмежений набір периферійних пристроїв - втім, існують сигнальні процесори, що поєднують в собі властивості DSP і широку периферію мікроконтролерів, що скоріше є винятком, ніж правилом.

Основними елементами циклу виконання команд є:

* Вибірка інструкції: Команда зчитується з адреси пам'яті, яка в даний час зберігається в лічильнику інструкцій (PC), і зберігається в регістрі команд (IR). Після завершення операції вибірки PC вказує на адресу інструкції, яка буде зчитуватися в наступному циклі.
* Декодування інструкції: На цьому етапі кодована інструкція, присутня в регістрі команд (IR), інтерпретується за допомогою декодера.
* Читання результативної адреси: У разі інструкції пам'яті (прямої або непрямої) фаза виконання запускається наступним тактовим імпульсом. Якщо команда має непряму адресу, результативна адреса зчитується з основної пам'яті, як і дані, що підлягають обробці (вони записуються в регістри даних). У випадку прямої інструкції, на даному етапі робиться нічого. Якщо це інструкція вводу-виводу, або проста регістрова інструкція, вона виконується негайно.
* Виконання команди: Блок керування процесором передає декодовану інформацію у вигляді послідовності сигналів керування до відповідних функціональних блоків процесора для виконання потрібних дій (таких як: читання значень з регістрів, передавання їх до АЛП для виконання математичних або логічних обчислень, і запис результату назад в регістр). Якщо АЛП задіяний, він може встановлювати ознаки (такі, як переповнення), що також використовуються блоком керування. Результат, згенерований операцією, зберігається в оперативній пам'яті, або надсилається на пристрій виведення. Виходячи з даних, отриманих від АЛП, лічильник команд може бути оновлений іншою адресою, з якої буде зчитуватись наступна інструкція.

Потім цикл повторюється.

### Записати у форматі Q15 число 0,63. Скласти програму з докладними коментарями для обчислення виразу y(i)=(2,3-y(i-1)-x(i))\*9,6

0.63 @ Q15 = 0x50A4

# переписати y(i) у стандартну форму 0+yi

left\_side = 0 + y\*i

right\_side = (2.3-y\*(i-1)-x\*(i))\*9.6

# відкрити дужки у правій частині

right\_side = (22.08 + 9.6\*y) + (-9.6\*y - 9.6\*x)\*i

# Переписати як систему рівнянь

# 0 = 22.08 + 9.6\*y

# y = -9.6\*y -9.6\*x

# привести до вирішення

y = -(22.08/9.6)

# x = 8.6\*y/9.6

x = - (8.6 \* 22.08 / 9.6) / 9.6